Digitális rendszerek modellezése és szintézise

E munkafolyamatok közül a könyv kiemelten foglalkozik az regiszter-transzfer szintű tervezéssel és az ehhez használt formális modellező nyelvekkel. Ezeket az ún. hardverleíró nyelveket - jelesül a VHDL-t és a SystemVerilogot - a vonatkozó fejezet a legalapvetőbb áramköri építőelemek javasolt leírási módjainak bemutatásán keresztül ismertető meg az Olvasóval. A felsorolt példák a modellezendő áramköri struktúrák mellette azok VHDL és SystemVerilog reprezentációit is bemutatják, megkönnyítve ezzel a két nyelv összehasonlítását.
Az absztrakt, formális nyelvű modellezésen túl a könyv nagy hangsúlyt fektet a digitális áramkörök időzítési kérdéseire, beleértve az áramkörök késleltetéseinek fizikai és kapcsolástechnikai hátterét, valamint azok következményeit a tervezési megfontolásokra vonatkozóan.
Ugyancsak fontos szerepet kap a hardverleíró nyelvű modellek automatizált, gépi módszerekkel végzett szintézise, amelynek hasznosságát - sőt, a mai mérnöki gyakorlatban jellemző összetettég mellett annak megkerülhetetlenségét - a vonatkozó fejezet a kvázi-szisztematikus, manuális áramkörszintézissel szembeállítva érzékelteti.
Az egyszerű példák mellett az egyes tervezési fázisok és elvonatkoztatási szintek lényegét egy több fejezeten átívelő, összetettebb esettanulmány teszi még szemléletesebbé, amely egy általános célú mikroprocesszor mag tervezésének és optimalizációjának egyes aspektusait mutatja be.